


CAD-HW03-exe3

Hanie Vatani

14000122668035

این مدار دارای ۳ ورودی است.
یک ورودی با نام W و دو ورودی دیگر RESETN و CLOCK هستند.
خروجی های این برنامه Z و Q_0 و Q_1 است.
که Q_1 و Q_0 خروجی فلیپ فلاپ هاست.
ابتدا باید کد vhdl مدار زیر را بنویسیم. برای این کار می توانیم از truth table و یا پیدا کردن فرمول خروجی ها کمک بگیریم.



کد برنامه :

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity exe3 is
    port(
        W, RESTEN, CLOCK: in std_logic;
        Z, Q0, Q1 : out std_logic);
end exe3;

architecture exe3 of exe3 is
    signal H0,H1 : std_logic;  --H0 is Q0_next, H1 is Q1_next
begin
    process(W, RESTEN, CLOCK)
    begin
        if (RESTEN = '0') then -- reset the output to 0 if reset is 0
            Q0 <= '0';
            Q1 <= '0';
        elsif (CLOCK'event and CLOCK = '1') then
            Q0 <= H0;
            Q1 <= H1;
        end if;
        H0 <= W and (not(H0) or not(H1));
        H1 <= W xnor (H0 or H1);
        Z <= H0 and not(H1);
    end process;
end exe3;
```

برای RESETN چون در مدار در فلیپ فلاپ یک not به آن متصل است؛ برای ریست کردن خروجی ها باید RESETN = 0 باشد. و همچنین CLOCK را rising edge در نظر گرفتیم. سپس کد را compile کرده و فایل test bench برای شبیه سازی می سازیم. و به آن کد زیر را اضافه می کنیم:

```
RESTEN <= '0', '1' after 15ns, '0' after 30ns, '1' after 45ns;
CLOCK <= '0', '1' after 20ns, '0' after 40ns, '1' after 60ns;
W <= '0', '1' after 10ns, '0' after 20ns, '1' after 30ns, '0' after 40ns, '1' after 50ns, '0' after 60ns, '1' after 70ns;
```

بعد از compile کردن فایل test bench آن را شبیه سازی می کنیم. برای این کار فایل test bench را excute می کنیم. و سپس برنامه را run می کنیم.

نمونه ای از شبیه سازی ها:

